SEMI LAB개념을 눈으로 보는 반도체 시뮬레이션
08패키지 82026-09-20

패키징과 검사 — 열이 나가는 길을 만든다

와이어 본딩과 플립칩, 적층의 차이를 열저항 관점에서 봅니다. 소비 전력과 방열 조건이 접합 온도를 어떻게 정하는지 계산합니다.

플립칩TSV열저항접합 온도
FIG. 01

패키지 조립과 방열

자동 재생 · 방식과 방열 조건 조절

자동 재생 · 드래그로 회전

단계 1/5
① 다이 부착

웨이퍼에서 잘라 낸 12 mm 각 다이를 기판에 붙입니다. 이때 쓰는 접착제나 솔더가 이미 열이 빠져나가는 첫 번째 통로가 됩니다.

00:00 / 00:19
다이관통 전극 · 범프빠져나가는 열

다이가 붉어지는 정도는 접합 온도를, 위로 올라가는 화살표는 방열 경로를 나타내는 표현입니다.

접합 온도 (한계 105 °C)
89°C
전체 열저항 θja
3.3°C/W
쓸 수 있는 단자 수
6,400

패키지 조건

방식을 바꾸면 처음부터 다시 재생합니다

12 mm
15 W

이 조건에서 감당 가능한 전력은 20.0 W입니다.

150 µm
40 °C

플립칩다이를 뒤집어 범프로 바로 붙입니다. 면 전체를 단자로 쓸 수 있고 경로가 짧아 고속·고전력에 유리합니다.

열저항 체인

주위 온도에서 시작해 각 구간이 온도를 얹습니다

계산 결과

다이→케이스 θjc
0.45 °C/W
케이스→공기 θca
2.80 °C/W
접합 온도 Tj
88.8 °C
한계까지 여유
16.3 °C
단자 배치
면 전체 (area array)
연결 인덕턴스
0.06 nH
허용 전력
20.0 W
판정
양호

다이가 붉어지는 정도가 접합 온도입니다. 플립칩과 와이어 본딩, 적층을 번갈아 보며 열이 빠져나가는 길이 어떻게 달라지는지 확인해 보세요.

웨이퍼에서 잘라 낸 칩은 그대로 쓸 수 없습니다. 손톱만 한 실리콘 조각에 바깥세상과 이어질 단자를 달고, 습기와 충격에서 보호하고, 무엇보다 열이 빠져나갈 길을 만들어 줘야 합니다. 이것이 패키징이고, 오늘날에는 공정만큼이나 성능을 좌우합니다.

가장자리인가, 면 전체인가

와이어 본딩은 가는 금선으로 다이 가장자리의 패드와 기판을 잇습니다. 오래되고 저렴하지만 단자를 가장자리에만 둘 수 있어 개수가 다이 한 변의 길이에 비례합니다. 선이 길어 인덕턴스도 큽니다.

플립칩은 다이를 뒤집어 아랫면 전체에 깔린 솔더 범프로 바로 붙입니다. 단자 수가 면적에 비례해 제곱으로 늘고, 경로가 짧아 기생 성분이 20분의 1 수준입니다. 게다가 다이 뒷면이 위로 노출되어 열을 빼기에도 훨씬 유리합니다. 시뮬레이션에서 두 방식의 θjc가 10배 이상 차이 나는 것을 확인해 보세요.

열은 저항을 타고 흐른다

열 문제는 전기 회로와 똑같이 다룹니다. 전력이 전류, 온도차가 전압, 열저항이 저항입니다.

Tj = Ta + P · (θjc + θca)

다이에서 케이스까지의 θjc는 패키지 구조가 정하고, 케이스에서 공기까지의 θca는 방열 설계가 정합니다. 접합 온도 Tj가 한계를 넘으면 성능을 스스로 낮추거나(thermal throttling) 수명이 급격히 줄어듭니다. 앞서 본 TDDB와 일렉트로마이그레이션 모두 온도에 지수적으로 민감했던 것을 떠올려 보세요.

마지막 관문

패키징이 끝나면 실제 동작 속도와 온도 조건에서 전수 검사를 합니다. 웨이퍼 상태에서 미리 거르고(EDS), 패키지 후 다시 거르고(파이널 테스트), 초기 불량을 미리 태워 없애기도 합니다(번인). 여기서 놓친 불량은 그대로 고객에게 가고, 그 비용은 공정에서 잡았을 때보다 훨씬 큽니다.

시뮬레이션은 개념 이해를 위한 단순화된 모델입니다. 수치와 두께·크기는 설명을 위해 과장했고 실제 소자·공정의 TCAD 결과가 아닙니다.