3D 낸드는 왜 위로 쌓는가

DRAM은 전원을 끊으면 잊어버립니다. 전원 없이 몇 년을 버텨야 하는 저장에는 다른 방법이 필요합니다. 낸드 플래시의 답은 단순합니다. 전자를 빠져나올 수 없는 곳에 가두는 것입니다.

가두면 문턱전압이 올라간다

낸드 셀은 MOSFET인데, 게이트와 채널 사이에 전자를 붙잡아 둘 층이 하나 더 들어 있습니다. 예전에는 금속처럼 전자가 자유롭게 도는 플로팅 게이트를 썼고, 3D 구조에서는 전자가 한 자리에 박히는 전하 트랩 층(주로 질화막)을 씁니다.

여기에 전자가 들어 있으면 게이트에서 오는 전기장의 일부를 상쇄합니다. 그러면 채널을 열기 위해 필요한 게이트 전압, 즉 문턱전압이 올라갑니다. 읽을 때는 정해진 전압을 걸어 보고 셀이 켜지는지 안 켜지는지만 확인하면 됩니다. 켜지지 않는다 = 전자가 갇혀 있다 = 1이 아니라 0이다, 하는 식입니다.

넣고 빼는 법 — FN 터널링

전자를 절연막 너머로 보내려면 얇은 터널 산화막(7~9 nm)에 아주 강한 전기장을 겁니다. 그러면 전자가 에너지 장벽을 넘는 것이 아니라 뚫고 지나갑니다. 파울러–노드하임 터널링입니다.

지수 안에 −B/E가 들어 있다는 것이 핵심입니다. 전기장이 조금만 세져도 전류가 몇 자릿수씩 뜁니다. 덕분에 18~20 V에서는 잘 넘어가고, 읽기에 쓰는 몇 V에서는 사실상 한 개도 안 넘어갑니다. 쓸 때만 움직이고 평소에는 갇혀 있는 성질이 여기서 나옵니다.

한 칸에 여러 비트를 넣는다

전자를 얼마나 넣느냐에 따라 문턱전압을 여러 단계로 만들 수 있습니다. 전체 문턱전압 창이 6 V쯤 되는데, 이것을 둘로 나누면 SLC(1비트), 넷으로 나누면 MLC(2비트), 여덟으로 나누면 TLC(3비트), 열여섯으로 나누면 QLC(4비트)입니다. 같은 셀에서 용량이 네 배가 되는 셈이니 비용 관점에서는 거부하기 어려운 선택입니다.

대가는 여유입니다. QLC는 6 V를 15등분하니 레벨 간격이 400 mV인데, 분포 하나의 폭(6σ)만으로도 300 mV를 잡아먹습니다. 남는 여유가 100 mV도 안 되고, 조금만 흔들려도 옆 레벨과 겹칩니다. 그래서 TLC 이상은 강력한 LDPC 오류 정정이 필수이고, 그래도 안 되면 읽기 기준 전압을 조금씩 옮겨 가며 다시 읽습니다(read retry). SSD의 체감 속도가 들쭉날쭉한 이유 중 하나입니다.

쓸수록 닳고, 두면 빠진다

지울 때는 반대로 채널 쪽 전압을 높여 전자를 통째로 빼냅니다. 이 왕복이 터널 산화막에 결함을 남깁니다. 결함이 쌓이면 지워도 완전히 안 지워져 문턱전압 창이 좁아지고, 셀마다 편차가 커져 분포도 퍼집니다. 위에서 P/E 횟수를 10만 회까지 올려 보면 창이 줄면서 봉우리들이 서로 밀려드는 것이 보입니다. SLC가 10만 회를 버티는 데 QLC가 1000회 남짓인 것은 같은 손상이 훨씬 좁은 여유를 먼저 잡아먹기 때문입니다.

쓰지 않고 두어도 문제입니다. 갇힌 전자가 아주 느리게 빠져나가 프로그램된 레벨들이 조금씩 아래로 내려옵니다. 그래서 보관 기간이 길수록, 그리고 이미 많이 쓴 드라이브일수록 읽기 여유가 줄어듭니다.

평면이 막히자 위로 올라갔다

2010년대 초 평면 낸드는 셀을 더 줄일 수 없는 지점에 닿았습니다. 셀이 가까워지자 이웃 셀의 전하가 서로 간섭했고, 갇힌 전자 수가 수십 개 수준까지 떨어져 몇 개만 새도 값이 바뀌었습니다.

해법은 방향을 바꾸는 것이었습니다. 워드라인이 될 판을 수백 층 쌓아 올리고, 위에서 아래까지 구멍 하나를 뚫은 뒤 벽에 전하 트랩과 채널을 차례로 입힙니다. 그러면 판과 구멍이 만나는 자리마다 셀이 하나씩 생깁니다. 구멍 하나가 셀 수백 개인 셈이고, 층을 더 쌓는 것만으로 용량이 늘어납니다. 셀 자체는 오히려 평면 시절보다 크게 만들 수 있어서 간섭과 전자 수 문제도 함께 풀렸습니다.

정리하면

DRAM은 빠르지만 계속 다시 채워 줘야 하고, 낸드는 전원 없이 버티지만 느리고 닳습니다. 둘 다 같은 한계 — 평면에 더 넣을 자리가 없다 — 를 만났고, DRAM은 커패시터를 깊게 파는 것으로, 낸드는 셀을 위로 쌓는 것으로 답했습니다. 방향은 달라도 결국 앞서 본 고종횡비 식각과 컨포멀 증착이 두 기술을 함께 떠받치고 있습니다.